2015-06-14
384
Каждый из выводов порта синхронизирован, однако на рисунке защелка синхронизации не показана.
Рис. 61. Схема организации выводa порта E (вывод PE0)
WP: Запись PORTE
WD: Запись DDRE
RL: Чтение фиксатора PORTE
RP: Чтение состояния вывода PORTE
RD: Чтение DDRE
RXD: Прием данных UART
RXEN: Разрешение приема UART
Рис. 62. Схема организации выводa порта E (вывод PE1)
WP: Запись PORTE
WD: Запись DDRE
RL: Чтение фиксатора PORTE
RP: Чтение состояния вывода PORTE
RD: Чтение DDRE
TXD: Передача данных UART
TXEN: Разрешение передачи UART
Рис. 63. Схема организации выводa порта E (вывод PE2)
WP: Запись PORTE
WD: Запись DDRE
RL: Чтение фиксатора PORTE
RP: Чтение состояния вывода PORTE
RD: Чтение DDRE
Рис. 64. Схема организации выводa порта E (вывод PE3)
WP: Запись PORTE
WD: Запись DDRE
RL: Чтение фиксатора PORTE
RP: Чтение состояния вывода PORTE
RD: Чтение DDRE
Рис. 65. Схема организации выводов порта E (выводы с PE4 по PE7)
WP:Запись PORTE
WD: Запись DDRE
RL: Чтение фиксатора PORTE
RP: Чтение состояния вывода PORTE
RD: Чтение DDRE
n: 4, 5, 6, 7
Порт F
Порт F является 8-разрядным портом. В пространстве памяти I/O этому порту соответствует только PINF, $00($20) - выводы входа порта F. Все входы порта F соединены с аналоговым мультиплексором присоединенным, в свою очередь, к аналого-цифровому преобразователю. Выводы порта F, кроме выполнения функций входов мультиплексора, могут быть использованы и в качестве цифровых входов, что позволяет пользователю в одно и то же время использовать часть выводов порта F в качестве цифровых входов и оставшуюся часть в качестве аналоговых входов.
|
|
|
| Биты | ||||||||||
| $00 ($20) |
| PINF |
| R | R | R | R | R | R | R | R |
| Hi-Z | Hi-Z | Hi-Z | Hi-Z | Hi-Z | Hi-Z | Hi-Z | Hi-Z |
PINF - адрес выводов входа порта E не является регистром в полном смысле этого слова, эти адреса обеспечивают считывание физического состояния каждого вывода порта.
Рис. 66. Схема организации выводов порта F (выводы с PF0 по PF7)
