Реализация логических функций на КМОП элементах

Схема построена так, чтобы всегда одна половина схемы (верхняя или нижняя) была отключена от выхода.

Если хотя бы на одном из входов - ВУ, то один из верхних транзисторов будет закрыт. На выходе - НУ, в этом случае цепь между E_C и выходом будет разорвана.

Если на обеих входах - НУ, то оба нижних транзистора - закрыты, а оба верхних - открыты. На выходе - ВУ.

При увеличении количества входов увеличивается количество транзисторов верхней половины схемы.

Недостаток - понижение ВУ выходного напряжения.