Этот тест должен проверять все возможные неисправности за минимальное количество тактов.
1–2 такт:
В схеме используются D-триггеры, поэтому необходимо их установить в нулевое начальное положение. Для этого подадим на информационные входы 0 в системном рабочем режиме. В результате чего мы можем проверить неисправность типа 1 на выходах схемы.
Таблица неисправностей:
3–4 такт:
Рассмотрим неисправности:
13 типа 0 – подаем на z1=1
93 типа 0 – подаем на z3=1
63 типа 1 – подаем на z2=0
123 типа 1 – подаем на z4=0
Соответственно для проверки этих неисправностей подаем:
z1=1
z2=0
z3=1
z4=0
Режим многоканального сигнатурного анализатора
График полноты для этих неисправностей:
Таблица неисправностей:
Из таблицы неисправностей можно заметить, что помимо отмеченных проверились и другие.
5–6 такт:
Неисправность 43= = 1
С=1 132=1
С=0 33=0
С=0 23=1
С=0 13=1
С=0 z1=1,
где С-синхросигнал.
Значит, чтобы проверить 43= = 1, надо на z1 подать 1
Неисправность 53= =0
|
|
C=0 z2=0
C=1 63=0
C=1 53= =0
Значит, чтобы проверить 43= = 1, надо на z1 подать 0
Неисправность 73= = 1
С=1 142=1
С=1 73= = 1
Неисправность 103= = 1
С=0 142=1
С=0 73=1
С=0 z3=1
С=0 93=1
С=0 83=0
С=1 152=1
С=1 103= = 1
Значит, чтобы выявить эту неисправность надо на 3–4 такт z3 подать 1
Неисправность 173= = 0
C=0 q3=1
C=0 q4=0
То ест подавая на исключающие ИЛИ разные сигналы, то можно проверить 173 на 0
Исходя из этих неисправностей подаем на вход:
z1=1
z2=0
z3=1
z4=1
Режим многоканального сигнатурного анализатора
График полноты теста:
Таблица непроверенных неисправностей:
7–8 такт:
Неисправность 63= =0
С=0 z2=1
C=0 b1=1
Неисправность 11= =1
С=0 z1=0
Неисправность 31= =1
С=0 z1=0
Исходя из этих неисправностей подаем на вход:
z1=0
z2=1
z3=0
z4=0
В режиме многоканального сигнатурного анализатора
График полноты теста:
Таблица непроверенных неисправностей
9–10 такт
Неисправность 12= =1
Необходим режим сброса: b1=0 b2=1
C=0 z1=1
Неисправность 62, 92,122 аналогично.
Значит на вход подаем:
z1=1
z2=1
z3=1
z4=1
b1=0
b2=1
График полноты теста:
Таблица непроверенных неисправностей:
11–12 такт
График полноты теста:
Таблица непроверенных неисправностей:
В итоге получилось добиться того, что полнота теста стала составлять 98% всего за 10 тактов.
Вывод
В курсовой работе была проведена отладка схема встроенного блока логических наблюдений BILBO. Затем был разработан тест, обнаруживающий неисправности типа константа 0 и константа 1. Полнота теста составила 98%.
Список использованной литературы
|
|
1. Гоманилова Н.Б., Погодин В.Н. «Методические указания к выполнению курсовой работы по дисциплине моделирование».