Топология сети. Общее описание архитектуры

Общее описание архитектуры

МВС-1000 - Архитектура и системное ПО

Примеры многопроцессорных систем

Многопроцессорная вычислительная система МВС-1000 производства ФГУП "Квант" и Института проблем механики (ИПМ РАН) ориентирована на решение ресурсоемких задач физики, химии, математики, биоинформатики, проектирования, разведки месторождений нефти и газа, а также других областей науки и промышленности, где ведется обработка больших массивов данных, а скорость вычислений является критичной.

Системы типа МВС-1000 с различным числом процессорных узлов и типом интерконнекта эксплуатируются в ряде крупных научных, образовательных центров и промышленных предприятий страны.

Основой системы является масштабируемый массив процессорных узлов. Каждый узел содержит вычислительный микропроцессор Alpha 21164 с производительностью 2 GFLOPS при тактовой частоте 500 MHz и оперативную память объемом 128 MB, с возможностью расширения.

Процессорные узлы взаимодействуют через коммуникационные процессоры TMS320C44 производства Texas Instruments, имеющие по 4 внешних канала (линка) с общей пропускной способностью 80 Мбайт/с (20 Мбайт/с каждый). Также разрабатывается вариант системы с использованием коммуникационных процессоров SHARC (ADSP 21060) компании Analog Devices, имеющих по 6 каналов с общей пропускной способностью до 240 Мбайт/с (40 Мбайт/с каждый).

Процессорные узлы связаны между собой по оригинальной схеме, сходной с топологией двухмерного тора (для 4-линковых узлов). Структурный модуль (рис.1) состоит из 16 вычислительных модулей (ВМ), образующих матрицу 4x4. При этом четыре угловых элемента матрицы соединяются через транспьютерные линки по диагонали попарно. Оставшиеся 12 линков преднзаначаются для подсоединения внешних устройств (4 линка угловых ВМ) и соединений с подобными ВМ. Максимальная длина пути в таком структурном модуле равна трем (против шести в исходной матрице 4x4).

Рис. 1. Структурный модуль системы, решетка 4x4

Конструктивным образованием МВС-1000 является базовый вычислительный блок, содержащий 32 вычислительных модуля (рис. 2). Максимальная длина пути между любыми между любыми из 32 вычислительных модулей равна пяти, как в булевском гиперкубе. При этом число свободных линков после комплектации блока составляет 16, что позволяет продолжить процедуру объединения. Возможна схема объединения двух базовых блоков в 64-процессорную систему приведена на рис. 3.

Рис. 2. Базовый вычислительный блок, 32 вычислительных модуля.

Рис. 3. Топология 64-процессорной системы МВС-1000.

Рис. 4. Структура 128-процессорной системы МВС-1000, 4 базовых блока.