Устройство ввода-вывода (IOP)

Устройство ввода_вывода (IOP) процессора включает два последовательных порта, шесть 4_разрядных линк_портов и контроллер DMA.

Последовательные порты

Процессор ADSP_2106х имеет два синхронных последовательных порта, которые обеспечивают удобный интерфейс с множеством цифровых и периферийных аналого_цифровых устройств. Через последовательные порты могут передаваться данные на полной тактовой частоте процессора, при которой обеспечивается максимальная скорость передачи 40 Мбит/с. Независимость функций передачи и приема обеспечивает большую гибкость при организации

связи через последовательные порты. Данные последовательного порта могут автоматически передаваться в расположенную на кристалле память и из нее с использованием DMA. Каждый из последовательных портов поддерживает многоканальный режим с временным разделением каналов (TDM).

Последовательные порты могут работать с различными форматами передачи данных: передача начинается со старших бит или с младших, у которых длина слова от 3 до 32 бит. Они обеспечивают различные режимы синхронизации и передачи, а также компандирование по m_закону или А_закону. Сигналы тактовой и кадровой синхронизации последовательного порта могут быть внутренними или внешними.

1.3.6.2. Линк-порты

Процессоры ADSP_21062 и ADSP_21060 имеют шесть 4_разрядных линк_портов, которые позволяют реализовывать ввод_вывод данных. Линк_порты могут синхронизироваться дважды за цикл, что позволяет каждому из них передавать за один цикл 8 бит. Линк_порты особенно полезны в многопроцессорных системах для реализации связи между процессорами по схеме «точка_к_точке».

Линк_порты могут функционировать независимо и одновременно с максимальной производительностью 240 Мбайт/с. Данные линк_порта упаковываются в 32 и 48_разрядные слова и могут прямо считываться ядром процессора или передаваться по DMA во внутреннюю память. Каждый линк_ порт имеет собственные двухбуферные входные и выходные регистры. Сигналы

квитирования (тактовый/подтверждение связи) управляют передачей данных через линк_порт. Пересылки данных могут программироватьсяна передачу и на прием.

Контроллер DMA

Расположенный на кристалле контроллер DMA ADSP_2106х позволяет выполнять передачу данных с нулевыми потерями без вмешательства процессора. Контроллер DMA функционирует независимо по отношению к ядру процессора и не влияет на его работу. Это позволяет выполнять операции прямого доступа в память одновременно с выполнением программы ядром процессора. И код, и данные могут быть загружены в ADSP_2106х с

использованием передач по DMA.

Передачи по DMA могут происходить между внутренней памятью ADSP_2106х

и внешней памятью, внешними периферийными устройствами или хост_процессором. Передачи по DMA могут также осуществляться между внутренней памятью ADSP_2106х и его последовательными портами или линк_портами. Еще один вариант – передачи по DMA между внешней памятью и внешними периферийными устройствами. В течение передач по DMA автоматически выполняется упаковка данных внешней шины в 16, 32 и 48_разрядные слова.

В ADSP_21060 и ADSP_21062 доступны десять каналов DMA – два через линк_порты, четыре через последовательные порты и четыре через внешний порт процессора (для любых передач хост_процессора, других ADSP_2106х). Четыре дополнительных канала DMA линк_порта используются совместно c последовательным портом 1 и внешним портом. Асинхронные периферийные устройства могут управлять двумя каналами DMA, используя линии DMA запрос/предоставление. К другим возможностям относятся генерирование прерывания

1.3.6.4. Начальная загрузка

При включении питания системы внутренняя память загружается из 8_разрядного программируемого запоминающего устройства EPROM или хост_процессора. Процессоры ADSP_21060 и ADSP_21062 могут также загружаться через один из линк_портов. Выбор источника начальной загрузки управляется сигналами на выводах, EBOOT и LBOOT. Для начальной загрузки могут использоваться и 16, и 32_разрядные хост_процессоры.