2015-01-30
405
Обзор
Для числовой обработки данных в процессорах семейства ADSP-21000 имеется три вычислительных блока: арифметико-логическое устройство (АЛУ), умножитель и устройство сдвига (сдвигатель). Структура вычислительных блоков приведена на рис. 3.1.
Рис.3.1. Структура вычислительных блоков процессоров семейства ADSP-21000
АЛУ выполняет стандартный набор арифметико-логических инструкций над числами в формате с фиксированной запятой (ФЗ) и плавающей запятой (ПЗ). Умножитель выполняет ФЗ- и ПЗ-умножение, а также ФЗ-умножение с накоплением (сложением или вычитанием). Сдвигатель выполняет логические и арифметические сдвиги, битовые манипуляции, операции с битовыми полями. Выполнение инструкции в любом вычислительном блоке занимает один цикл.
Вычислительные блоки получают данные и выдают результаты в регистровый файл (РФ), состоящий из 16 основных и 16 альтернативных (теневых) регистров. Регистровый файл доступен программе и шинам памяти данных для пересылки данных между вычислительными блоками и внешней памятью или другими частями процессора.
|
|
|
Регистры РФ, имеющие в программе на языке ассемблера префикс "F", используются в ПЗ-операциях, а имеющие префикс "R" – в ФЗ-операциях. Физически ПЗ- и ФЗ-данные разделяют одни и те же регистры РФ, а соответствующие префиксы определяют только как АЛУ, сдвигатель или умножитель должны интерпретировать и обрабатывать данные. Вычислительными блоками могут обрабатываться 32-разрядные числа с фиксированной запятой и 32- или 40-разрядные числа с плавающей запятой.
Числа с ФЗ всегда представляются 32 битами и являются выровненными влево (занимают 32 старших разряда) в 40-битных полях данных. Они могут обрабатываться как целые или дробные числа, а также как беззнаковые числа или числа в дополнительном коде.
