Интерфейс с реальными портами ВВ

Разработчики выпускают порты ВВ в виде ИС.

Тому пример — 8-разрядный элемент ВВ Intel 8212. Интеграль­ная схема Intel 8212 может быть использована как адап­тер порта ввода или вывода.

На рис. 4 приведен МП, подобный типовому, имею­щий интерфейсом с семисегментным индикатором элемент Intel 8212.

Рис. 7.12. Интерфейс семисегментного индикатора, построенный па эле­менте ВВ Intel 8212

Этот индикатор является периферией. На схеме МП имеет изолированный ВВ. Отметим, что в этом случае выходная линия выбора устройства полностью декодирует­ся по восьми адресным линиям младших разрядов (А₀—А₇). Имеется также выход управления записью (при изо­лированном ВВ можно только использовать команды IN и OUT).

На рис. 4 ИС 8212 используется в порте вывода, что можно установить, заметив, что па входе управления со­стоянием MD установлен Н-уровепь. Линии шипы данных подсоединены к восьми входным линиям DI₀—DI₇ элемен­та ВВ 8212, чьи выходные линии DO₀—DO₇ подсоединены к входам индикатора. Элемент Intel 8212 имеет восемь за­щелок данных и выходные буферы. Два входа выбора , являются управляющими для элемента 8212, исполь­зуемого в рассматриваемом способе ВВ. Когда акти­визируется L-сигиалом, a —Н-сигналом, данные, по­ступающие с шипы захватятся защелками данных и поя­вятся на выходных выводах DO₀—DO₇, активизируя сегменты индикатора.

На рис. 5 приведена временная диаграмма "работы порта Intel 8212 в состоянии вывода.

Рисунок 5. Временная диаграмма. Сигналы элемента ВВ в сос­тоянии вывода данных

Отметим, что как только активизируются входы сигналов управления и , выходные данные захватываются в порте ВВ и распо­лагаются на выходных выводах. В состоянии вывода вы­ходные буферы постоянно разрешены, следовательно, за­хваченные данные появляются даже после того, как линии управления и возвращаются в состояние сброса.