Сумматор

Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

Сумматор служит прежде всего центральным узлом арифметико-логического устройства компьютера, однако его применяют и в других устройствах машины.

Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение одноразрядного сумматора дано на рис. 6.3.

Рис. 6.3. Условное обозначение одноразрядного сумматора

При сложении чисел A и B в одном i -м разряде приходится иметь дело с тремя цифрами:

1. цифра a_i первого слагаемого;

2. цифра b_i второго слагаемого;

3. перенос p_i–1 из младшего разряда.

В результате сложения получаются две цифры:

1. цифра ci для суммы;

2. перенос p_i из данного разряда в старший.

Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана соответствующей таблицей истинности (табл. 6.2).

Таблица 6.2. Таблица истинности одноразрядного двоичного сумматора

Если требуется складывать двоичные слова длиной 2 бита и более, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора служит входом для другого.

Например, схема вычисления суммы C = (с ₃ c ₂ c ₁ c ₀) двух двоичных трехразрядных чисел A = (a ₂ a ₁ a ₀) и B = (b ₂ b ₁ b ₀) может иметь вид, показанный на рис. 6.4.

Рис. 6.4. Схема вычисления суммы двух двоичных трёхразрядных чисел