Предварительный расчёт цифрового фильтра

Цифровой фильтр является обязательным объектом проекти-рования во всех вариантах радиосвязного РПУ, где заданы цифровые демодуляторы (ЦФ между АЦП и ЦД), и в ряде вариантов радио-навигационного и радиолокационного РПУ (кроме вариантов с ЦИД, ЦИА, ЦАРП, ЦАРУ, ЦШАРУ, ЦФАПЧ).

Исходные данные: тип и форма реализации ЦФ (РЦФ или НЦФ, прямая форма реализации); порядок фильтра (не выше второго) и постоянные коэффициенты a_i, b_j, i, j = 1,2 алгоритма (6.13) – из табл. 6.1; длительность импульсного сигнала – из расчёта аналоговой части РПУ; динамический диапазон входого сигнала АЦП (с учётом действия АРУ); уровень шума на входе АЦП из расчёта аналоговой части; эквивалентная шумовая полоса непрерывного аналога ЦФ; центральная частота полосы пропускания – для ЦПФ.

1. Выбор частоты и периода дискретизации [4, с.41-73]; [2, с.28-32]; [6, с.25].

При использовании метода комплексной огибающей обработке подвергается двухмерный сигнал {Uc(t), Us(t)}. Период дискретизации такого сигнала выбирается из условия [2]

,

где F_MAX = F_{C­_MAX} = F_{S_MAX} - наивысшая частота в cпектре составляющих Uc(t) и Us(t). Отсчёты Uc(t) и Us(t) с периодом Т должны производиться одновременно.

Для АМ-сигнала и ЧМ-сигнала с малым индексом модуляции (, DF_C - девиация частоты, F_В - верхняя частота в спектре модуляции) рекомендуется выбирать:

; ,

где Пs - ширина полосы аналоговой части РПУ по уровню ослабления S. Обычно выбирают S = 0,1 или 0,01. При этом гаран-тируется учёт всей значимой части спектра непрерывного сигнала при цифровой обработке.

Для ЧМ-сигнала с большим индексом модуляции (y >> 1) реко-мендуется выбирать:

; .

Для импульсного сигнала длительностью t_И (без внутриим-пульсной модуляции)

; .

Часто принимают Т = (0,7…0,8) t_И .

Кроме того, целесообразно частоту f_Д выбирать из условия кратности f₀ = kf_Д , k = 1,2…,

где f₀ – значение промежуточной частоты сигнала на выходе аналоговой части РПУ.

2. Расчёт характеристик АЦП [4, с.85-94; 2, с.32-35]; [1, с.235-238]; [6, с.25, 137].

Основными характеристиками АЦП являются: динамический диапазон входного сигнала D = Umax / Umin (Umax и Umin – макси-мальная и минимальная амплитуды напряжения преобразуемой смеси сигнала и шума с учётом действия АРУ), число уровней квантования m или разрядов преобразования l_АЦП , форма представления числа на выходе АЦП; уровень шума квантования s ²_{КВ_ВЫХ} (дисперсия) на выходе АЦП.

При равномерном квантовании с шагом DU = Umin ≤ s _Ш, где s _Ш - среднеквадратическое значение шума на входе АЦП, находим [2]:

m = (Umax – Umin) / DU = D – 1;

l_АЦП = ]log₂(m + 1)[ = ]log₂D[.

Здесь ] X [ - ближайшее целое, не меньшее Х.

Поскольку при квадратурной обработке сигналы Uc(t) и Us(t) являются двуполярными, то требуется дополнительный разряд для кодирования полярности (знака), т.е. окончательно определяем (зна-ковый разряд)

l_АЦП = ]log₂D[ + 1.

Обычно l_АЦП рекомендуется выбирать в диапазоне 6…8.

После выбора l_АЦП необходимо оценить s ²_{КВ_ВЫХ} на выходе АЦП.

Математической моделью АЦП является импульсный элемент, осуществляющий дискретизацию по времени, на выходе которого к дискретному сигналу добавляется с помощью сумматора шум кванто-вания с дисперсией [2]:

,

шум полагается белым.

Пересчитаем этот шум на вход импульсного элемента с помо-щью выражения

,

где N_{КВ_ВЫХ} - двухсторонняя спектральная плотность непре-рывного белого шума на входе импульсного элемента. Из этого выражения следует, что

.

Этот шум можно рассматривать как добавку к шуму, поступа-ющему на вход идеального АЦП вместе с сигналом. Естественно потребовать, чтобы эта добавка составляла малую долю входного шума, т.е.

, .

Обычно принимают e = 0,05…0,1

При заданной величине e получим дополнительное условие для выбора DU:

,

где DF_Э - эквивалентная шумовая полоса пропускания непре-рывного аналога цифрового фильтра.

Если дополнительное условие не выполняется, то осуществ-ляется коррекция DU и l_АЦП либо периода дискретизации Т.

Следует отметить, что требуемое значение l_АЦП можно умень-шить путём уменьшения D, если предъявить более жесткие требо-вания к системе АРУ.

Числа на выходе АЦП рекомендуется представлять в допол- нительном коде. Форма представления чисел – с фиксированной запятой.

3. Выбор разрядности коэффициентов алгоритма обработки и

арифметического устройства [6, с. 35, 137].

При реализации рекурсивного ЦФ в арифметическом устройстве (АУ) цифрового вычислителя выполняются операции умножения входных данных (операндов) на постоянные коэффициенты и сложе-ния. Коэффициенты хранятся в постоянно-запоминающем устройстве (ПЗУ) и имеют разрядность l_K. При представлении данных двоич-ными кодами с фиксированной запятой результаты умножения округ-ляются. Очевидно, на выходе АУ к шуму АЦП добавляется шум квантования коэффициентов и шум округления промежуточных результатов. Методика определения требуемой разрядности коэф-фициентов l_K и арифметического устройства l_АУ приведена в [6, с.137-141] и основана на учёте дополнительных шумов квантования коэффициентов и округления промежуточных результатов. При этом l_K и l_АУ выбираются исходя из допустимого приращения шумов на выходе ЦФ.

При невысоком порядке ЦФ и инженерных расчётах допустимо выбирать приближённо

l_АУ = l_K = l_АЦП + (2…4).

Для уточнения влияния эффектов квантования и округления целесообразно предварительно смоделировать ЦФ на ПЭВМ, а затем приступать к аппаратной реализации.

4. Расчёт характеристик цифрового вычислителя [6, 9-11, 17,18].

Основными характеристиками цифрового вычислителя (процес-сора) являются: время обработки Тобр, необходимое для получения на выходе ЦФ одного отсчёта сигнала; объём вычислений (n_ЭО), которые требуется выполнить для получения одного отсчёта; коли-чество ячеек памяти для хранения входных, промежуточных и выход-ных данных; производительность V_Y - требуемая скорость выпол-нения операции умножения: V_Y = n_Y / Тобр, где n_Y - требуемое число умножений на один отсчёт; быстродействие t_Y, t_СЛ - требуемое время выполнения одной операции умножения или сложения.

В курсовом проекте рассматривается только вариант обработки сигналов в реальном масштабе времени. При этом Тобр = Т = 1 / f₀ .

Для определения объёмов вычислений n_ЭО необходимо про-анализировать заданный дискретный алгоритм ЦФ. В проекте для простоты расчётов рассматриваются нерекурсивные и рекурсивные ЦФ (НЦФ и РЦФ) не выше 2-го порядка. Из анализа заданного алгоритма ЦФ находим объёмы вычислений n_Y, n_СЛ , n_СДВ по видам элементарных операций и суммарный объём n_ЭО = n_Y + n_СЛ + n_СДВ.

Пример. Задан алгоритм РЦФ второго порядка.

с коэффициентами: a₀ = a₁ = 1; a₂ = -2; b₁ = 0,21875; b₂ = 0,4375.

Требуется определить n_ЭО и N.

Решение: Запишем алгоритм в развёрнутой форме

y[n] = x[n] + x[n-1] - 2x[n-2] = 0,21875y[n-1] – 0,4375y[n-2]

Нетрудно определить: n_Y = 2 (без учёта умножения на целые коэффициенты a₀ = a₁ = 1 и a₂ = -2 целесообразно заменить опера-цией сложения), n_СЛ = 4 и n_ОКР = 3 (округление результатов умно-жения).

Учитывая, что округление выполняется с помощью операции сложения, окончательно получаем:

n_Y = 2; n_СЛ = 7 + 1(умн. на a₂ ) = 8; n_ЭО = 10.

Требуемый объём памяти: N₁ = 5 число ячеек (регистров) для хранения x[n]; x[n-1]; x[n-2]; y[n-1]; y[n-2];

N₂ = 3 - число ячеек для хранения промежуточных данных после умножения на коэффициенты a₂ , b₁, b₂ и округления произведений;

N₃ = 2 - число ячеек ПЗУ для хранения коэффициентов b₁ и b₂;

N₄ = 1 - число ячеек для хранения выходных данных y[n].

Всего требуется N = N₁ + N₂ + N₃ + N₄ ячеек памяти.

Приведём общие формулы для расчёта n_ЭО и N для РЦФ [6, с.143]:

n_Y = M + (L+ i) - a₀ - a₁ ;

n_СЛ = 2(M + L) + 1 - 2a₀ - a₁ (с учётом округления);

N₁ = M + L + 1; N₂ = M + L + 1 - a₀ - a₁ ; N₃ = N₂; N₄ = 1.

Здесь (L + 1) - количество коэффициентов a_i (); М - коли-чество коэффициентов b_i (); a₀ - количество коэффициентов; a₁ - количество коэффициентов a_i = b_i = 1 (или -1)

Если задан нерекурсивный ЦФ (НЦФ), то имеем при b_i = 0,

: .

Общие формулы расчёта n_ЭО и N для РЦФ справедливы и для НЦФ, если принять M = 0 и рассматривать только коэффициенты a_i . При оценке производительности процессора следует учесть, что наибольшие затраты времени имеют место при выполнении операций умножения.

Поэтому производительность процессора характеризуется тре-буемой скоростью выполнения операций умножения . Для выбора элементной базы процессора необхо-димо знать допустимое время выполнения одной операции умноже-ния .

Величины Uy и t_{Y­_ДОП} используются при выборе структуры процессора и его элементной базы, они являются мерами сложности технической реализации ЦФ.

5. Выбор элементной базы и структуры цифрового вычислителя

[6, 18, 22-25].

Основными арифметическими функциональными узлами (АФУ) вычислителя являются многоразрядные умножители и сумматоры. При выборе элементной базы необходимо учитывать следующие требования: набор элементов должен быть однородным, т.е. таким, чтобы число типов элементов было минимальным; выбранные элементы должны составлять полную функциональную систему; все элементы должны быть совместимыми по входным и выходным пара-метрам без дополнительных согласующих устройств; элементы должны удовлетворять требованиям надёжности, быстродействия и экономичности в заданных условиях работы; число источников питания (напряжений питания) должно быть наименьшим.

Определяющими параметрами выбора серии ИМС являются максимальная частота переключения fп и потребляемая мощность. Для реализации ЦФ рекомендуется выбирать [6, с.44]:

при fп < 1 МГц - ИМС серий 564, 164;

при fп = (1…5) МГц - ИМС серий 533, 133, 1533, 555, 1555;

при fп > 10 МГц - ИМС серий 530, 130, 100, 1530;

Подробные рекомендации по выбору ИМС приведены в [22].

После выбора конкретных типов АФУ, удовлетворяющих главному требованию по скорости выполнения операции умножения, необходимо проверить условия реализуемости ЦФ

n_Yt_Y + n_СЛt_СЛ ≤ Т,

где n_СЛ - общее число операций сложения с учётом операций округления. Если условие выполняется, то целесообразно выбрать централизованную структуру вычислителя, в которой одно АУ выполняет последовательно все арифметические операции ЦФ. В противном случае необходимо исследовать следующие пути повыше-ния быстродействия:

вычисление суммы произведений без операции явного умноже-ния (операция «умножение путём сложения») [2, с.42-45; 6; 8; 18];

применение поточной обработки информации, обеспечивающей увеличение скорости обработки за счёт введения буферных регистров [18].

Если условие реализуемости ЦФ выполняется с большим запасом (n_Yt_Y + n_СЛt_СЛ << Т), то целесообразно применить временное мультиплексирование: одно АФУ выполняет последовательно функ-ции нескольких устройств. Это позволяет уменьшить аппаратурные затраты (число ИМС).

6. Расчёт быстродействия цифрового фильтра [18, с.109].

Быстродействие ЦФ в целом характеризуется максимальной

временной задержкой t_{З_MAX} при прохождении сигнала через фильтр в течении одного периода дискретизации. Величина t_{З_MAX} находится непосредственно по структурной схеме ЦФ с учётом выбранной элементной базы. При этом необходимо из всех возможных путей прохождения сигнала со входа на выход выбрать наиболее продол-жительный по времени.

Пример. Пусть задан РЦФ 2-го порядка с прямой формой реали-зации и алгоритмом (6.13), структурная схема которого приведена на рис. 8.1. Требуется определить t_{З_MAX}

Рис.8.1. Структурная схема ЦФ

По определению запишем

t_{З_MAX} = max[ t_З(1,2), t_З(2,3), t_З(7,8), t_З(1,4,7), t_З(2,5,7), t_З(8,9), t_З(3,6,7,), t_З(8,10,7), t_З(9,11,7 ], где, например, t_З(1,4,7) – задержка сигнала при прохождении между точками 1 и 7 через точку 4 (рис. 8.1).

Если АФУ идентичны по задержке, то

t_З(1,2) = t_З(2,3) = t_З(7,8) = t_З(8,9) = t_Р;

t_З(1,4,7) = t_З(2,5,7) = t_З(3,6,7,) = t_З(8,10,7) = t_З(9,11,7) = t_Y = t_СЛ ,

где t_Р, t_Y и t_СЛ - времена выполнения операций задержки, умножения и сложения соответственно.

Следовательно, получаем

t_{З_MAX} = max[t_Р, t_Y + t_СЛ ].

Можно показать, что при канонической форме реализации РЦФ второго порядка

t_{З_MAX} = max[t_Р, 2 (t_Y + t_СЛ )],

быстродействие в два раза хуже [18].

Эти формулы можно использовать и в случае применения операции «умножения путём сложения», если принять

t_З + t_СЛ = t_СЛ = t_MIN h_СЛ ,

где t_СЛ - время выполнения данной операции, t_{СЛ_ MIN} - минимальный период импульсов синхронизации; h_СЛ - число тактов, необходимое для выполнения одной операции умножения.

7. Расчёт амплитудно-частотной характеристики цифрового фильтра с применением ЭВМ [8].

Методика и программы расчёта АЧХ на ЭВМ приведены в [8]. Необходимо построить АЧХ как функцию цифровой частоты l = 2 p f / f_{Д .}

Расчётную АЧХ можно использовать в дальнейшем для сопос-тавления с АЧХ реального ЦФ, смоделированного на ЭВМ (с учётом эффектов квантования и округления).

Таким образом, в результате предварительного расчёта цифровой части РПУ должна быть составлена её функциональная схема и сформулированы требования к разрабатываемым узлам.

Электрический расчёт отдельных узлов цифровых блоков произ-водится по методикам, изложенным в [9, с.64-70]; [11; 13; 18; 24].

В ходе этого расчёта находятся временные характеристики узлов и устройства в целом, а затем строится временная диаграмма работы устройства. Единицей времени в этой диаграмме является период тактовой частоты Т_T = 1 / f_T, величина которого определяется в ходе проектирования. Примеры электрического расчёта, в часности РЦФ, приведены в [9, с.144-148],[13, с.114-119].

Принципиальная электрическая схема разрабатываемого узла цифровой части составляется обязательно с разводкой питания всех ИМС (ввода, вывода регистров, сброса регистров и счётчиков и т.д.) и должна иметь коммутационный разъём платы данного узла с указа-нием номеров контактов разъёма и адресов подаваемых напряжений (напряжений питания, входных и выходных сигналов, сигналов управления и пр.).

Устройство управления РПУ в курсовом проекте рекомендуется выполнить по «жёсткой логике». При этом УУ реализуется в виде автономного конечного автомата, который генерирует все сигналы необходимые для управления цифровой частью РПУ.

В ЦФ рекомендуется применять умножители последовательно-параллельного и параллельного действия, работающие как в прямом, так и в дополнительном кодах. Умножение в прямом коде обычно более просто реализуется. Однако в этом случае требуются преобра-зователи кодов, так как операции сложения (вычитания), следующие за умножением, удобно выполнять в обратном или дополнительном коде. Часто применяется схема умножителя в прямом коде, исполь-зующая алгоритм умножения с младших разрядов, имеющих более высокое быстродействие, часто используют и матричные умножители и умножители на основе ПЗУ («умножение путём сложения») [6, с.93, 107].

ПРИЛОЖЕНИЕ П.1