D-триггер

Асинхронный D-триггер (рис.5.2а) - это триггер с одним входом и работает он следующим образом: значение сигнала на выходе Q в последующий такт равно значению сигнала на входе D в предыдущем такте. Наличие инвертора исключает запрещенные состояния входов R="1"; S="1".

а б

в г д

а – схема асинхронного D-триггера; б – схема синхронного D-триггера;

в – диаграмма работы; г – условное обозначение; д – таблица состояния.

Рисунок 5.2 – D-триггер

Однако асинхронный D-триггер используется редко, так как его выход просто повторяет входной сигнал после окончания режима "состязаний". Наибольшее распространение получил синхронный D-триггер. Схема триггера приведена на рисунке 5.2б. При отсутствии синхроимпульсов (С="0") состояние триггера остается неизменным. При условии С="1" триггер передает на выход сигнал, поступивший на его вход D в предыдущем такте. Временные диаграммы работы синхронного D-триггера приведены на рисунке 5.2в. В отсутствии сигнала на входе С, на выходе D1 и D2 - логическая "1" и информационный сигнал на входе D не изменяет его состояние. Если подается тактовый импульс и при этом D="1", то на выходе D1 -"0". Этот сигнал, поступая на вход D3 (S), устанавливает Q="1" и одновременно блокирует D2. При D="0" и С="1" на выходе D1 будет "1"; на выходе D2 в этом случае будет "0" и триггер станет в состояние - Q="0"; Q="1". Таким образом, в D-триггере записывается та информация, которая была на входе D до прихода импульса синхронизации. D-триггер чаще всего используется для реализации временной задержки импульсных сигналов. В связи с этим и название – D от английского слова DELAV.