2015-05-13
1890
Быстродействие схемы определяется двумя параметрами: 1)временем переходного процесса (включения и выключения); 2)задержкой распространения сигнала. Эти параметры зависят от собственных характеристик КМОП-структур и нагрузки, подключаемой к выходу схемы.
Длительность переходного процесса: время нарастания и время спада измеряется между границами логических уровней. Эти границы определяют интервал времени, в течение которого схема находится в области неопределенности (рис. 5.17).
Постоянная времени переходного процесса в основном определяется сопротивлением открытого транзистора и емкостью нагрузки. Емкостную нагрузку составляют: выходная емкость КМОП-схемы 2…10 пФ; входная емкость следующей схемы, включая емкость монтажа и корпуса микросхемы 2…15 пФ.
 |
Эквивалентная схема по переменному току при нагрузке на КМОП-схему приведены на рис. 5.18.
В исходном состоянии при подаче на вход низкого логического уровня нижний транзистор с N-каналом закрыт, а емкость заряжена до уровня источника питания (высокого логического уровня) – см. рис. 5.18.
При подаче на вход высокого логического уровня указанный транзистор открывается, а емкость разряжается через канал открытого транзистора (рис. 5.19).
Если пренебречь временем переключения самого транзистора, то разряд емкости описывается следующей формулой
,
где постоянная времени разряда
.
Моменты времени при достижении минимального значения высокого уровня (рис. 5.20) 
и максимального значения низкого уровня 
задают время спада импульса
.
Переходной процесс выключения схемы анализируется на основе эквивалентной схемы, приведенной на рис. 5.21.
 |
При запирании N-канального транзистора происходит заряд емкости через канал открытого транзистора с Р-каналом. Этот процесс описывается следующей формулой
с постоянной времени заряда
.
Длительность переходного процесса определяется между соответствующими уровнями заряда (рис. 5.22): 
, 
, 
,
т.е. временем нарастания
.
Сравнивая время нарастания и время спада с соответствующими постоянными времени можно сделать вывод, что длительность переходного процесса включения и выключения можно оценивать примерно по величинам соответствующих постоянных времени.
Задержка распространения сигнала определяется как время, необходимое для того, чтобы изменение входного сигнала вызвало изменение выходного. Величина задержки определяется между моментами перехода входного и выходного сигнала через средний уровень (рис. 5.23). Причинами задержки сигнала являются: 1)конечное время переключения транзисторов; 2)наличие входной емкости схемы и влияние нагрузки; 3)условия эксплуатации схемы.
