2015-05-13
651
Для обеспечения соответствия требованиям IEEE 802.3 в сети должны одновременно выполняться 2 указанных ниже условия:
· задержка детектирования коллизий: продолжительность пути между любыми двумя точками (PDV) не должна превышать 575bt (битовых интервала);
· межпакетный интервал: изменение длины пакета (PVV) не должно превышать 49bt.
Задержка детектирования коллизий определяется продолжительностью передачи пакета по самому длинному пути. Если пакет передается через сеть слишком долго, станция может полностью завершить передачу своего пакета, не заметив того, что среда уже используется для передачи другой станцией (конфликт). Такие ситуации запрещены протоколом CSMA/CD. Поскольку длина минимального пакета может составлять (с учетом преамбулы) 576 бит, время транспортировки пакета по самому длинному пути (PDV) не должно превышать продолжительности передачи 575 бит для того, чтобы можно было надежно детектировать коллизии. При расчете этого времени нужно принимать во внимание время распространения сигналов по кабелю и задержку, вносимую повторителями.
|
|
|
Для упрощения расчетов обычно используются справочные данные IEEE, содержащие значения задержек распространения сигналов в повторителях, приемопередатчиках и различных физических средах. В таблице 4.1. приведены данные, необходимые для расчета значения PDV для всех физических стандартов сетей Ethernet. Битовый интервал обозначен как bt.
Таблица 4.1. Данные для расчета значения PDV
| Тип сегмента | База левого сегмента, битовых интервалов (bt) | База промежуточного сегмента (bt) | База правого сегмента (bt) | Задержка среды на 1 м (bt) | Максимальная длина сегмента (м) |
| 10Base-T | 15,3 | 42,0 | 165,0 | 0,113 | |
| 10Base-FВ | - | 24,0 | - | 0,1 | |
| 10Base-FL | 12,3 | 33,5 | 156,5 | 0,1 | |
| FOIRL | 7,8 | 29,0 | 152,0 | 0,1 | |
| AUI(>2м) | 0,1026 | 2+48 |
Комитет 802.3 старался максимально упростить выполнение расчетов, поэтому данные, приведенные в таблице, включают сразу несколько этапов прохождения сигнала. Например, задержки, вносимые повторителем, состоят из задержки входного трансивера, задержки блока повторения и задержки выходного трансивера. Тем не менее, в таблице все эти задержки представлены одной величиной, названной базой сегмента.
Расчеты проводятся для самых длинных путей.
Задержку рассчитываем только в одном направлении, если конечные сегменты рассматриваемых путей одинаковы, т.к. в этом случае и величины задержки сигнала будут одинаковыми, независимо от направления движения сигнала.
