В таком каскаде(рис.5) удается уменьшить ток базы после того как транзистор вошел в режим насыщения. При этом уменьшается степень насыщения и, как следствие, время рассасывание заряда (задержка выключения) после окончания положительного входного импульса.